OP-Amp(2)

Op-Amp 복습

Ideal한 전압증폭기(입력저항  크고 출력저항 작아야함 증폭도가 커야함) , 차동증폭기 (공통으로 들어가는 noise 줄이기)

 

• 저항이 연결되어서 negative feedback을 걸어서 사용해야함. 

• 1megOhm에서 1% 오차면 +/- 10kOhm. 저항값을 크게 쓸때는 실제 절대적인 저항의 변동 범위는 커진다. 
• Op-amp가 내어줄수 있는 전류는 고작 수십 mA. 정격 출력전류를 확인해야한다. 
• 최대출력전압 (supply 전압보다 살짝 작은) 에 걸렸을때도 op-amp의 출력이 잘 안나올 수 있음. 

 

V_o max ~ 4V 

 

 

• 40mA정도 전류를 확인할 수 있음. 

 

741 op-amp의 내부 구조를 확인해보자 

 

• .subckt: subcircuit (회로 블럭) 
• c: capacitor, d: diode , e,f,g: 종속 전원 
• q1, q2: transistor 
• Macro model: RLC소자와 종속전원과 transistor로 실제 op-amp와 거의 비슷하게 구동되게 만든 것. 실제 IC의 회로도를 숨김. 
• Op-amp여러개 사용 하면 transient해석이 오래 걸릴 수 있다. Macro model을 사용하면 시뮬레이션이 금방 끝남. 

반전증폭기와 비반전 증폭기의 결정적인 차이 

 

반전 증폭기의 입력저항?

• 들여다본 저항: 1V/1mA = 1kOhm 
• 반전 증폭기의 입력저항 : R1 
• 전압증폭기는 입력저항이 클 수록 좋다. 그런데 op-amp를 이용해서 만든 반전 증폭기의 입력저항은 작다. R1 저항을 크게 만들면 해결? 
• 너무 큰 저항을 쓰면 신호가 왜곡. R1으로 가장 크게 쓸 수 있는 저항값은 100kOhm이다. R2는 1MegOhm. 
• 반전증폭기의 단점: 입력저항을 크게 만드는것에는 한계가 있다. 

비반전 증폭기의 입력저항?

• 들여다본 입력저항: megOhm 단위의 큰 저항. FET로 만든 op-amp의 경우 무한대. 
• 입력저항이 큰 전압증폭기 형태를 만들 수 있다.
  
  

반전증폭기

 

• 전압을 입력받는 증폭기의 입력저항이 작을때의 문제점 → 전압이 줄어든다.

비반전증폭기 

• 입력저항이 크면 전압이 줄지 않는다. 
• 작은 신호를 다룰때는 비반전 증폭기가 더 유리하다. 

 

실제 현업에서 반전 증폭기를 쓰는이유?

• 증폭만 생각해서. 입력저항의 개념을 생각못함. 

 

반전/비반전 증폭기 주파수 특성 확인해보기

Transient 할때는 sin전압원/ AC sweep을 하면 VAC 1V로 보인다. 

 

 

• Negative feedback을 걸면 대역폭이 늘어난다. 

• 17 dB일때 90kHz 정도 

 

 

 

• 이득이 줄어들수록 대역폭이 늘어난다. 

 

• 1배 증폭할때 -3dB에서 616KHz 정도 

 

비반전 증폭기에서 전압 이득이 1로 만드는 방법

 

• R1을 open 또는 R2를 short 시키면 됨 또는 둘다. 
• 저항을 넣고 저항값을 0으로 주면 error가 나서 작은 값을 넣음 

 

• Feedback이 걸려서 이득이 줄어들수록 주파수가 늘어난다 

• 10 배 증폭할때 100KHz정도 됨

 

• 1배 증폭할때 cutoff frequency 1MHz 정도 됨 

단위 이득 증폭기 

• Voltage follower 라고도 부른다. 출력전압이 입력전압을 그대로 따라서 나온다.

 

• 전압이 입력되서 전압이 출력되는 형태. 입력저항이 크고 출력저항이 작아야 전압이 줄어들지 않고 잘 나온다. 
• Op-amp로 만든 voltage follower를 넣으면 1이라는 신호를 그대로 입력받아 그대로 내어준다. 
• 전압의 완충역할을 함 → voltage buffer. 
• 반전 증폭기로는 구현할 수 없다. 

Op-Amp로 흘러야만 하는 DC 전류의 정체?

 

• 741 op-amp의 회로도 
• q: + q2: -
• Base 쪽으로 트랜지스터의 bias를 위한 DC 전류가 흘러야한다. 
• Ideal op-amp에서는 입력으로 들어가는 전류가 0이지만 실제로는 있어야한다. 크지는 않다 → 수십 nA 정도면 됨.

• 입력단에 있는 transistor를 active 시키기 위한 Input bias current. 

 

• I_B 가 사실은 0 이 아니다. 
• I_B 가 있음에도 V_o = -R2/R1*V_I 가 유효하다. 
• 저항을 통해서 흐르는 전류가 bias전류보다 충분히 커서 bias 전류를 무시할만큼이면 됨. 
• R1 R2쪽으로 1mA가 흐를때 I_b가 nA단위로 흐르니까 수식이 유효.
• 1mA가 아니라 100nA이고 (충분히 크지 않다면)  I_B가 100nA이면 R1 R2로 흐르는 전류가 없다.  

• R1 R2의 값이 커질때 R1 R2 에 흐르는 전류가 작아짐 → 문제가 될 수 있음 → 너무 큰 저항을 쓰면 안된다. 

 

• 실제 사용하는 op-amp는 0이 아니다. 어떤 DC전압이 뜸. 
• 이유: 입력단이 차동증폭기로 되어있음. 차동증폭기가 ideal하게 작동하려면 왼쪽과 오른쪽이 완벽하게 대칭(matching)이 되어야함. 반도체 공정에서 저렇게 만들기 불가능. 
• Offset 전압이라고 부름. 

 

• Ideal op-amp라고 가정. 출력에 나오는 DC성분은 뭐냐? 
• 입력에 어떤 전압이 들어간다고 가정. 증폭도만큼 커져서 나온것이 offset 전압. 입력에 달려있는 offset전압: 입력 offset 전압 (V_os). 
• 개방상태에서 출력으로 나오는 DC전압에 A를 나눠서 구함.

 

• 측정하기 가장 쉬운방법: op-amp를  단위 이득 증폭기로 만듦 → 입력을 0으로 줌. 입력 offset 전압이 달려있다고 개념적으로 생각 → 출력으로 입력 offset 전압이 그대로 나온다. 

Ideal 한 반전 증폭기 

 

 

• 입력 offset 전압입장에서 봤을 때 비반전 증폭기처럼 보인다
• 출력전압에 DC성분 포함될 수 있다. 

 

출력에 나오는 또다른 DC성분 

• - 입력단자에 Bias 전류가 R2를 통해서 흐르면 I_B*R2 만큼 전압이 생긴다.
• Op-amp로 증폭기를 만들면 원하지 않는 DC성분이 뜬다. 

 

Bias 전류로 인한 DC전류는 이론적으로 완벽하게 없앨 수 있음 → 비반전 입력단자에 저항 R3를 달아준다. R1과 R2의 병렬만큼

 

 

출력에 DC를 없애고 싶으면? 

• 출력단자에 capacitor를 달아 DC를 가둔다. 
• Direct C

입력 offset전압

• 실제로는 수 mV단위이다.

 

• 입력 offset 전류를 없애기 위해 반대방향으로 전압원을 달아준다. 

 

• 8mV 입력bias 

 

• R7 을 달아주면 bias때문에 출력으로 나오는 전압을 cancel시킬 수 있다.

 

• Capacitor를 달아주면 문제가 해결된다.