Switching 응용회로 / Comparator

 

• 단순형. 0.2V 정도의 전압 drop 발생. V_cc < V_control 조건에서만 정상동작 

 

 

• V_c(sat) 만큼 차이 

 

Switch가 하나만 있는 회로 

 

입력이 12V일때 

 

Load switching using 2 MOSFET

 

Load switching using 1 MOSFET 12V

 

 

Load switching using 1 MOSFET 5V

 

 

혼합형 switch

 

저항을 달아 흐르는 전류를 줄여서 power 소모를 줄일 수 있음 

 

PMOS/NMOS를 사용한 NOT GATE

 

 

• 논리 0 입력 → 아래쪽 NMOS off gate/source 0V → 위쪽 PMOS gate/source 5V 
• Drain 단자 5V 출력 → 논리 1

• 논리 1 입력 → 위쪽 NMOS V_gs 0V → 아래쪽 PMOS V_gs 5V
• Drain 단자 0V 출력 → 논리 0 

 

NOT GATE가 들어있는 IC 7404 

• 동작 전압 5V 
• NOT Gate가 6개 들어가있음 → 핀이 12개 → Vcc, 전원단자 

 

74 series를 만든 회사 Texas Instruments 

• 홈의을 왼쪽으로 봤을 때 아래쪽이 1번 → 반시계방향. 
• 14 번 V_cc, 7번 GND 
• HEX (6) Inverters: 하나의 IC안에 6개의 inverter 

7405 Series 

Open collector output이란? 

• PCB기판에 여러개의 IC 
• A라는 IC가 동작해서 B라는 IC의 입력으로 들어가는 경우 
• Digital 단자라고 가정 (논리 1 or 논리 0).
• 정확하게 0V, 1.8V가 아니라 범위로 논리를 인식 (Noise 마진) → 복잡하니까 생략 
• A 에서 논리 1을 출력하면 1.8V 가 나옴 논리 0 : 0V
• B 0V전압 들어오면: 논리 0 5V 전압 들어오면: 논리 1
• A 에서 B로 논리 0을 넘기는 문제 없음. 
• A 에서 B로 논리 1을 넘기는 과정에서 1.8V를 넘기면 B가 받을 때 어떤 논리인지 판단을 못함 → 데이터 전달 정확하지 않음. 
• 데이터 전송하는 프로토콜 IIC (inter ic) ⇒ I square C 
• 0V는 통과 1.8V를 5V로 바꿔줌 (통역기: op-amp나 NMOS 하나로 구현 할 수 있음) 
• 모든 데이터 라인에 NMOS를 달면 비용 증가, 복잡도 증가. 

 

• 두번째 방법: NOT gate를 사용해서 한번 뒤집고 Transistor를 사용해서 collector 단자를 밖으로 뺌. Open collector (NMOS이면 open drain) 출력단. 
• 논리 0 출력 —> not gate에서 1.8 V로 바뀜. Npn switch 에서 base emitter 사이 0.7V 보다 큰 1.8V가 들어오면 switch on → gnd의 0V 가 뒷단으로 들어감. 
• 논리 1 출력 1.8V —> not gate에서 0V로 바뀜 base emitter사이 switch off로 동작 출력단이 끊김→ 뒷단 5V를 묶어서 5V전압이 들어가게함 → 논리 1로 인식
• 문제점: 다시 논리 0이 나오면  앞단의 ground전압과 뒷단의 5V가 short됨 → pull-up 저항을 달아준다. 
• 논리 1을 정상적으로 넘기기위해서 뒷단 5V에 pull-up 저항을 사용 (1kOhm ~ 10kOhm 적절)
• Open collector 구조의 가장 큰 장점 : 앞단과 뒷단의 전압차에 상관없이 논리가 적용됨. 
• 통역기 역할을 하는 구조 : level shifter. Open collector에서는 level shifter를 사용안함. 

 

Comparator (비교기) 

 

 

• + 쪽으로 들어가는 전압이 더 크면 논리 1 / -쪽 전압이 더 크면 논리 0 
• 아날로그 회로 block 
• 비교기 IC의 출력이 최종인 경우는 잘 없고 뒷단에 다른 IC를 제어하는 경우가 많음. 
• Open collector로 만들면 유리 

 

• 스위치가 on 되면 신호가 빠져서 speaker로 소리가 안나감. GND쪽에서 의도치 않게 DC 성분이 speaker쪽으로 타고 나갈 수 있음. Pop-noise → capacitor를 달아서 해결 가능. 

 

• 0.7V 보다 작으면 Q1 off Q2 on → 0.2V 

• 0.7V보다 크면 Q1 전압이 0.2 V Q2 off → 5V

• TTL: Transistor Transistor Logic 

• 출력단에 전류를 잘 공급할 수 있는 역할. 많은 개수의 gate가 붙을 수 있다. 
• IC의 출력단에서 내어줄 수 있는 전류에 한계가 있다
• Fan-out = 10 논리게이트의 뒷단에 10개가 병렬로 붙어도 된다. 
• Voltage buffer: 전압이득은 1인데 전류를 출력쪽에 잘 내어주는 버퍼 

숙제 

 

• NMOS 한개 
• 1.8 V가 나오면 1.5V 넘어가고 V_to 보다 작아서 switch off → 5V 출력 
• simulation 0.2 us max step size 1ns

• 논리 1일때는 스위치 끊어짐 
• 뒷단 IC에서 논리 1로 받을 수 있는 V_cc를 pull up 저항과 함께 연결 

 

• Snubber회로가 필요 없음. 
• 이유: Snubber회로가 내장되어있는 NMOS 부품. 

• 단점: 비싸다. 
• 자동차 관련 부품들도 ESD대책이 되어있다. 

 

 

• BJT에 저항이 달려있는 이유: base전류가 흐르기 때문. Pull-up 저항. 

 

실제 load switch를 사용할때 생기는 문제에 대해 

• Load switching 회로는 뒷단 부하에 전압을 공급할지 말지 결정함
• 뒷단 저항이 실제로는 IC이다. V_cc: IC에 전원 공급단자. Decoupling capacitor가 달려있다. 용량값이 어느정도 이상 큰 C. 어떤 문제발생? 

 

• 0V~ 5V로 바뀔때 걸리는 시간을 1us, capacitor의 용량을 1uF이라고 했을 때 5A 전류가 capacitor로 흐른다. Load switch가 off→on 될때  순간적으로 capacitor를 통해서 큰 전류가 흐른다. Capacitor 내부의 절연체 알갱이들이 망가질수있다. Switch에도 문제가 생길 수 있음. 이런 전류를 Inrush current (돌입전류)라고 한다. 
• 해결 방안: dv/dt를 줄인다. 1us동안 변하는 전류를 10us동안 변하게 하면 흐르는 전류가 1/10이 된다. RC 시정수를 이용하면 됨. Rising time Falling time이 시정수의 2.2배정도 늘어짐. 

 

1.2 A 정도 튐

 

시정수를 추가하기 위해서 저항과 capacitor를 단다. 

 

700mA 정도 튐 

더 줄이고 싶다면 C값이나 R값을 키우면 됨. Capacitor 값을 10n로 키우면

 

• 200mA 정도로 줄어듦. 

 

• Capacitor를 이렇게 달아도됨 . 

 

• 효과가 있는것은 맞음. Inrush current 덜 줄어듦. 500mA정도. 

 

RC를 추가하면 생기는 또 다른문제 

 

• V_cc에 걸리는 전압이 capacitor때문에 늘어진다. 
• Switch off 될때 시간이 오래걸려서 안정성이 떨어진다. 
• 방전이 덜 된 상태에서 사람이 만지면 감전될 수 있음. Capacitor에 충전 돼 있는 전압을 빨리 방전시켜야하는 경우가 있을 수 있음.
• Switch off 일때 빨리 방전시켜야함. Nmos 하나를 더 달아준다. 

 

 

훨씬 빨라진 방전을 확인할 수 있다.