임베디드 시스템반도체 기록용

전원회로 전압원의 역할을 하는 회로블럭. 전원회로는 스스로 전압을 만들어내는것은 아니다.외부에서 power를 공급받아야한다. 외부에서 받아서 전압을 바꾸는 역할. 전원회로에서 나오는 전압은 깨끗하고 많은 전압을 넘겨줘야함. Voltage Regulator (전압조정기) 제너 다이오드 브레이크다운의 단점 : V_z 5.6V 짜리 breakdown 전압밖에 없어서 출력이 4.9V정도밖에 만들 수 없음.  DC DC converter SMPS (Switching Mode Power Supply) - switching을 하기 때문에 noise가 많이 낄 수 밖에 없다.  TL431: 내가 원하는 출력전압을 조정할 수 있음. V_REF가 2.5V로 정해져있음. 똑같은 저항 2개 → 5V 출력 OP-Amp로 만드는..

차동증폭기  V2와 V1전압을 똑같이 맞추기 위해 R1와 R2를 V2에 달아준다. 중첩의 원리 : V2가 나올때 V1이 없다고 가정. V2가 비반전 입력단자로 들어갈때 op-amp 저항이 무한대. R1과 R2에 의해 나눠진다 (R2/(R1+R2))*V2. 비반전 증폭기처럼 보인다. (1+R2/R1)을 곱해주면 (R2/R1)*V2V1이 나올때 V2가 없다고 가정. 입력이 v1인 반전 증폭기처럼 보인다. -(R2/R1)*V2(R2/R1)*V2+ -(R2/R1)*V1 = R2/R1(V2-V1)두 저항이 같으면 빼기 (differential)이 특성을 이용하면 양쪽 단의 전압 차이를 읽어낼 수 있다. Sensing 저항 1ohm 일때 R2 : R1의 비가 100이면 전류가 흐를때 1V가 뜸. 10mA의 전류가 ..

Op-Amp 복습Ideal한 전압증폭기(입력저항  크고 출력저항 작아야함 증폭도가 커야함) , 차동증폭기 (공통으로 들어가는 noise 줄이기) 저항이 연결되어서 negative feedback을 걸어서 사용해야함. 1megOhm에서 1% 오차면 +/- 10kOhm. 저항값을 크게 쓸때는 실제 절대적인 저항의 변동 범위는 커진다. Op-amp가 내어줄수 있는 전류는 고작 수십 mA. 정격 출력전류를 확인해야한다. 최대출력전압 (supply 전압보다 살짝 작은) 에 걸렸을때도 op-amp의 출력이 잘 안나올 수 있음.  V_o max ~ 4V   40mA정도 전류를 확인할 수 있음.  741 op-amp의 내부 구조를 확인해보자  .subckt: subcircuit (회로 블럭) c: capacitor, ..

OP-Amp 아날로그 IC의 성능의 70%이상은 op-amp에 의해 결정될만큼 중요 Ideal한 Op-Amp에 대해서 먼저 살펴봄 삼각형 형태의 symbol: 방향성을 가지고 있음. 왼쪽 → 오른쪽. 신호가 움직이는 방향 신호가 입력되는 곳이 왼쪽. 신호가 출력되는 곳이 오른쪽.입력 2군데 한쪽을 - 한쪽을 +. - 입력단자 : 반전 입력단자 inverting input, + 입력단자 : 비반전 입력단자 non-inverting input.차동입력. 요즘은 차동출력의 경우도 있다. DC 전원부분이 +전압과 - 전압에 연결되어있다. 대칭되는 전압값. V2 전압과 v1전압을 입력받아서 그 차이만큼 증폭되어 출력으로 나간다. 전압을 입력받아서 증폭한 뒤 전압을 출력하는 전압증폭기. 두 전압의 차이를 증폭시키는..

단순형. 0.2V 정도의 전압 drop 발생. V_cc   V_c(sat) 만큼 차이  Switch가 하나만 있는 회로  입력이 12V일때  Load switching using 2 MOSFET Load switching using 1 MOSFET 12V  Load switching using 1 MOSFET 5V  혼합형 switch 저항을 달아 흐르는 전류를 줄여서 power 소모를 줄일 수 있음  PMOS/NMOS를 사용한 NOT GATE  논리 0 입력 → 아래쪽 NMOS off gate/source 0V → 위쪽 PMOS gate/source 5V Drain 단자 5V 출력 → 논리 1논리 1 입력 → 위쪽 NMOS V_gs 0V → 아래쪽 PMOS V_gs 5VDrain 단자 0V 출력 → 논..

어제 내용 복습PMOS에서 Well을 별도로 만들면 body를 분리시킬 수 있음PMOS에서는 gate전압을 source 전압보다 낮게 줌. V_SG > |V_tp| 이면 channel이 만들어진다. Drain 단자가 source보다 낮아야한다. NMOS → source 전압 가장 낮음. PMOS → source 전압 가장 높음.  pg 198. BJT 에서는 base와 collector전류를 그려봤을때 원만한 구간 → 증폭기로 사용가능 MOSFET는 V_GS와 전류를 그려봤을때 문턱전압을 지나는 순간 가파르게 상승 → 증폭기로 사용 불가능MOSFET는 switch on 됐을 때 source와 drain사이에 전압이 거의 0에 가까워 파워소모 굉장히 작음 반도체 소자에 가장 크게 영향을 주는 문턱전압도 온..

MOSFET Metal Oxide Semiconductor Field Effect Transistor - MOSFET실리콘 웨이퍼, sub : 기판 N type을 만드는 과정: diffusion절연체를 올림. SiO2 (이산화규소) 절연체 위, n type 위에 Metal 전극을 만들어 놓음. 농도가 더 높은 p-type위에도 전극을 단다. 단자 4개. SiO2 전극으로 사용하는 물질: polysilicon N-type에 있는 전자들을 오른쪽 n-type으로 옮김. 전류의 방향 오른쪽에서 왼쪽. 전자들이 왼쪽에서 오른쪽으로 지나갈수 있는 통로 channel을 연결해야 전자들이 안전하게 이동. 만드는 법: 절연체 위에 + 전압을 걸어줌. 왼쪽, 오른쪽에있던 n-type과 아래쪽 p-type에서 전자들이 끌..

지난 내용 복습  TVS / varistor에서 클램핑 (전압이 커지려고 하면 쇼트)으로 70% ESD 막아냄.TVS 내부 기생 capacitance가 작고 클램핑 전압이 낮아서 varistor보다 더 많이 사용 IC 자체에서 20% 정도 막아낼 수 있는 능력: 아이오패드라는 부분에서 담당.Pcb layout에서 10% 정도 막아낼 수 있다. IC 설계할때 대부분 transistor 사용Npn이 switch on 되기위한 조건Emitter 단자가 ground에 연결 V_BE (Base에서 Emitter) 0.7v 이상 대부분 Collector 단자에 부하 V_cc 연결 Switch 사이에 0.2v 정도 전압차에 의한 power 소모. 스위치가 load보다 아래 달려있음. Low-side switch (N..

Transistor BJT (Bipolar Junction Transistor) - 그냥 트랜지스터 : 대부분 BJTMOSFET Npn 트랜지스터 왼쪽에 있는 전자가 오른쪽으로 가려면 일단 p-type쪽으로 가야함. 전자를 보내는법: 왼쪽 pn접합 부분에서 순방향 bias를 보내줌. 기본 0.7V 이상. Diode 와 다르게 p-type부분을 얇게 만들어서 내려가지 않고 지나감. 오른쪽에 + 전압을 걸어주면 전자들이 왼쪽에서 오른쪽으로 이동함. 전류의 방향은 오른쪽에서 왼쪽으로 (전자와 반대방향) 흐름. 왼쪽 단자: 전자를 쏘아주는 단자 (Emitter), 가운데: 기지역할 (Base), 오른쪽: 수집가 (collector) 왼쪽에 걸어주는 전압: 베이스와 emitter사이의 전압 V_BE, collec..

실전에서 쓰는 정전압회로 트랜지스터는 상대적으로 큰 전류를 흘려줄 수 있는 부품. 실제로는 IC를 쓴다. 위 그림은 간단한 등가회로 입력전압과 출력전압의 차이가 최소 2V이면 출력전압이 일정하게 나옴 전원회로 (voltage regulator)  : 스스로 만들수 있는 회로 x. 외부 power를 받아서 사용.P=  2V*1A = 2W 만큼의 power 소모 → 열이 많이 난다. 방열판이 달린 형태로 출시모바일용 등을 위해 CMOS로 입출력 전압의 차이 (Drop Out Voltage) 가 작아도 동작하는 voltage regulator를 만듦 (Low Dropout Voltage LDO)  인덕터를 사용한 모터가 있다고 가정문제: switch on 상태에서 off로 바꾸면 스위치 저항 무한대. Indu..